大綱：
n 課程簡介
在消費性電子產品的成長趨勢帶動下，將更多的功能整合在更小的體積，並達到節能、高效、成本低的IC產品是消費者所期待的。IC 傳統上是兩維 (2D)的，但是其橫向面積的加大，已經沒有辦法讓摩爾定律 (Moore’s Law) 能繼續有效。因此利用第三維來創造三維晶片 (3D IC)，也就是透過將多顆晶片進行三維空間垂直的堆疊來整合不同的IC，以達到尺寸精簡的最佳效益，利用晶片層的堆疊來減輕 IC 中擁擠的程度，以有效縮短金屬導線長度及連線電阻，進而減少晶片面積，具有小體積、高整合度、高效率、低耗電量及成本之優勢。這種想法在業界至少已經有30年的時間了，但是，過去一直以在平面製程或者設計工具上努力，達到摩爾定律的需求。
與3D 封裝 (Package)不同的是，3D Package 裡面的元件是離散的，都是在元件的週邊利用Bonding Wire 相接，但是 3D IC 卻是一個獨立的 IC，可將不同功能、性質或基板的晶片，各自採用最合適的製程分別製作後，再利用矽穿孔(Through-Si
Via, TSV)技術進行立體堆疊整合，透過垂直與水平整合來大量提高集積密度。
這個課程將針對3D IC 演進歷史，市場面，技術要求等不同面向介紹3D IC 之相關入門知識，並同時符合數位電子產品輕薄短小的發展趨勢要求。
簡介(Introduction) –
․3D IC 的歷史發展 (History of 3D-IC)
․ 不同的 3D IC 形式(Different 3D IC Styles)
為何要用 3D-IC (Why 3D-IC) ?
․ 現有 SOC 的設計問題
․使用3D IC 設計的好處
市場與產品評估(Market/Product Survey) –
․記憶體(Memories)堆疊
․ 記憶體(Memories)與邏輯(Logic)堆疊
TSV 技術基本說明(TSV Technologies Introduction) –
․孔先 vs. 孔後 (Via-first vs. Via-last)}
․ 製程方面需求 (Process Requirement)
․晶元片薄化 (Wafer Thinning)
․ 挖孔 (Via Formation)
․灌孔 (Via Filling)
․鍵合 (Bonding)
|
學員登入
註冊申請
